Поиск репетиторов

Выберите предмет
Все рефераты » Информатика » Вычислительные машины и системы (2 семестр)
Эффективная подготовка к экзаменам по ИнформатикеПодобрать репетитора

Вычислительные машины и системы (2 семестр)

Страница 1 из 7

Вычислительные системы

ВТОРОЙ СЕМЕСТР

ЛЕКЦИЯ N 1

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ЭВМ.

Запоминающие устройства классифицируют:

1. По типу запоминающих элементов (полупроводниковые, магнитные, конденсаторные, оптоэлектронные, голографические, криоген-

ные).

2. По функциональному назначению (оперативные (ОЗУ), буферные

(БЗУ), сверхоперативные (СОЗУ), внешние (ВЗУ), постоянные (ПЗУ)).

3. По способу организации обращения (с последовательным поис-

ком, с прямым доступом, адресные, ассоциативные, стековые, мага-

зинные).

4. По характеру считывания (с разрушением или без разрушения

информации).

5. По способу хранения (статические или динамические).

6. По способу организации (однокоординатные, двухкоординатные,

трехкоординатные, двух/трехкоординатные).

ПАМЯТЬ ЭВМ - совокупность всех запоминающих устройств, вхо-

дящих в состав ЭВМ. Обычно в состав ЭВМ входит несколько различ-

ных типов ЗУ.

Производительность и вычислительные возможности ЭВМ в значи-

тельной степени определяются составом и характеристиками ее ЗУ.

Основными операциями в памяти в общем случае являются зане-

сение информации в память - запись и выборка информации из памя-

ти - считывание. Обе эти операции называются обращением к памяти

или, подробнее, обращением при считывании и обращением при запи-

си.

При обращении к памяти производится считывание или запись

некоторой единицы данных - различной для устройств разного типа.

Такой единицей может быть бит, байт, машинное слово или блок дан-

ных.

Важнейшими характеристиками отдельных устройств памяти явля-

ются емкость памяти, удельная емкость, быстродействие.

ЕМКОСТЬ ПАМЯТИ определяется максимальным количеством данных,

которые могут в ней храниться. Емкость измеряется в двоичных еди-

ницах (битах), машинных словах, но большей частью в байтах.

УДЕЛЬНАЯ ЕМКОСТЬ есть отношение емкости ЗУ к его физическому

объему.

БЫСТРОДЕЙСТВИЕ ПАМЯТИ определяется продолжительностью опера-

ций обращения, т.е. временем, затрачиваемым на поиск единицы

информации в памяти и на ее считывание, или временем на поиск

места в памяти, предназначенного для хранения данной единицы ин-

формации, и на ее запись.

.

- 2 -

В некоторых устройствах памяти считывание информации сопро-

вождается ее разрушением (стиранием). В таком случае цикл обраще-

ния должен содержать операцию восстановления (регенерации) счи-

танной информации на прежнем месте в памяти.

Таким образом, продолжительность обращения к памяти при счи-

тывании

t 4обр_с 0 = t 4дост_с 0 + t 4счит 0 + t 4рег 0,

где t 4дост_с 0 - промежуток времени между моментом начала операции

считывания и моментом, когда становится возможным доступ к данной

единице информации; t 4счит 0 - продолжительность самого физического

процесса считывания; t 4рег 0 - время, затрачиваемое на регенерацию

информации (равно нулю для ЗУ, которым регенерация не требуется).

Продолжительность обращения при записи

t 4обр_з 0 = t 4дост_з 0 + t 4подг 0 + t 4зап 0,

где t 4дост_з 0 - промежуток времени между моментом начала операции

записи и моментом, когда становится возможным доступ к запоминаю-

щим элементам; t 4подг 0 - время подготовки, расходуемое на приведе-

ние в исходное состояние запоминающих элементов для записи

заданной единицы информации; t 4зап 0 - время занесения информации.

В качестве продолжительности цикла обращения к памяти прини-

мается величина

t 4обр 0 = max(t 4обр_с 0,t 4обр_з 0).

Принято разделять все запоминающие устройства на два основ-

ных типа: оперативные и внешние. Основным критерием для такого

разделения служит скорость доступа к информации.

ОЗУ (оперативное запоминающее устройство) - запоминающее

устройство, предназначенное для информации, непосредственно

участвующей в процессе выполнения операций, выполняемых процессо-

ром. ОЗУ должно обеспечивать поступление новой информации в

процессор с той же скоростью, с какой он ее обрабатывает.

ВЗУ (внешнее запоминающее устройство) - запоминающее устрой-

ство, предназначенное для длительного хранения массивов информа-

ции и обмена ими с ОЗУ. Обычно строятся на базе магнитных носи-

телей информации. Само название этого класса устройств имеет

исторический характер и произошло от больших ЭВМ, в которых все

ВЗУ, как более медленные и громоздкие, размещались в собственном

корпусе, а не в корпусе основного модуля.

.

- 3 -

Внутренняя память ЭВМ организуется как взаимосвязанная сово-

купность нескольких типов ЗУ. В ее состав, кроме ОЗУ, могут

входить следующие типы ЗУ:

ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (ПЗУ) - запоминающее уст-

ройство, из которого может производиться только выдача хранящейся

в нем информации. Занесение информации в ПЗУ производится при его

изготовлении.

ПОЛУПОСТОЯННОЕ (ПРОГРАММИРУЕМОЕ) ЗУ (ППЗУ) - ЗУ, в котором

информация может обновляться с помощью специальной аппаратуры пе-

ред режимом автоматической работы ЭВМ. Если возможно многократное

обновление информации, то иногда такое ППЗУ называют репрограмми-

руемым (РППЗУ).

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (БЗУ) - запоминающее уст-

ройство, предназначенное для промежуточного хранения информации

при обмене данными между устройствами ЭВМ, работающими с различ-

ными скоростями. Конструктивно оно может быть частью любого из

функциональных устройств.

Местная память (cверхоперативное ЗУ, СОЗУ) - буферное запо-

минающее устройство, включаемое между ОЗУ и процессором или

каналами. Различают местную память процессора и местную память

каналов.

СТЕК (магазин) - специально организованоое ОЗУ, блок хране-

ния которого состоит из регистров, соединенных друг с другом в

цепочку, по которой их содержимое при обращении к ЗУ передается

(сдвигается) в прямом или обратном направлении.

Кеш-память - разновидность стека, в котором хранятся копии

некоторых команд из ОЗУ.

ВИДЕОПАМЯТЬ - область ОЗУ ЭВМ, в которой размещены данные,

видимые на экране дисплея.

АДРЕСНАЯ, АССОЦИАТИВНАЯ И СТЕКОВАЯ ОРГАНИЗАЦИЯ ПАМЯТИ

Запоминающее устройство, как правило, содержит множество

одинаковых запоминающих элементов, образующих запоминающий мас-

сив. Массив разделен на отдельные ячейки; каждая из них предназ-

начена для хранения двоичного кода, число разрядов в котором

определяется шириной выборки памяти (байт, машинное слово или

несколько слов). Способ организации памяти зависит от методов

размещения и поиска информации в запоминающем массиве. По этому

признаку различают адресную, ассоциативную и стековую память.

.

- 4 -

АДРЕСНАЯ ПАМЯТЬ

При адресной организации памяти размещение и поиск информа-

ции в запоминающем массиве основаны на использовании адреса

хранения слова. Адресом служит номер ячейки массива, в которой

это слово размещается.

При записи (или считывании) слова в запоминающий массив

инициирующая эту операцию команда должна указывать адрес, по

которому производится запись (считывание).

г====================¬

-------¦------¬ ¦

¦ БУС ¦ ¦

¦ 0 n-1 ¦<¬ ¦

L-------------- ¦ ¦

^ ¦ ¦

¦ ¦ ¦ ШИВх

--------¬ ------T------¦------¬ ¦ ¦ ¦

¦ k-1¦ ¦ БАВ ¦ 0 ... n-1 ¦ ¦ ¦ ¦

¦ ¦ ¦ ¦ ¦ ¦ V V

ША ¦ ¦ ¦ ¦ . ¦ ¦ --------------¬

======>¦ РгА ¦=====> ¦ ¦ . ЗМ ¦ ¦ -->¦ РгИ ¦

¦ ¦ ¦ ¦ . ¦ ¦ ¦->¦ 0 n-1 ¦

¦ ¦ ¦ ¦ ¦ ¦ ¦¦ L------T---T---

¦ 0 ¦ ¦ ¦ N-1 ¦ ¦ ¦¦ ¦ ¦

L-------- L-----+-------------- ¦ ¦¦ ¦ ¦

ПрРгА ^ Выборка ^ ^ ¦ ¦¦ ¦ V

¦ -------------- ¦ ¦ ¦¦ ¦ ШИВых

Обра- ----+-+-¬ Считывание ¦ ¦ ¦¦ ¦

щение ¦ +--------------------+--------- ¦¦ ¦

------>¦ ¦ ПрРгИ ¦ ¦¦ ¦

¦ +--------------------+-----------¦ ¦

Опе- ¦ БУП ¦ ПрШИВых ¦ ¦ ¦

рация ¦ +--------------------+------------ ¦

------>¦ ¦ Запись -------¦------¬ ¦

¦ +------------>¦ БУЗ ¦ ¦

L-------- ¦ 0 n-1 ¦ ¦

L-------------- ¦

^ ¦

L====================-

Типичная структура адресной памяти содержит запоминающий

массив из N n-разрядных ячеек (обычно n равно 1, 4, 8 или 16) и

его аппаратурное обрамление, включающее регистр адреса РгА,

имеющий k разрядов (k больше или равно логарифму по основанию 2

от N), информационный регистр РгИ, блок адресной выборки БАВ,

блок усилителей считывания БУС, блок разрядных усилителей-форми-

рователей сигналов записи БУЗ и блок управления памятью БУП.

- 5 -

По коду адреса в регистре адреса блок адресной выборки

формирует в соответствующей ячейке памяти сигналы, позволяющие

произвести считывание или запись слова в ячейку.

Цикл обращения к памяти инициируется поступлением в блок

управления памятью сигнала "Обращение". Общая часть цикла обраще-

ния включает в себя:

1) прием в регистр адреса с шины адреса ША адреса обращения;

2) прием блоком управления и расшифровку управляющего сигнала

"Операция", указывающего вид операции (считывание или запись).

Далее, при считывании:

3) блок адресной выборки дешифрирует адрес и посылает сигналы

считывания в заданную ячейку, при этом код записанного в ячейке

слова считывается усилителями считывания и передается в информа-

ционный регистр РгИ;

4) в памяти с разрушающим считыванием (при считывании все запо-

минающие ячейки устанавливаются в нулевое состояние) производится

регенерация информации в ячейке путем записи в нее из информаци-

онного регистра РгИ считанного ранее слова;

5) считанное слово выдается из информационного регистра на

выходную информационную шину ШИВых.

При записи:

3) производится прием записываемого слова с выходной информаци-

онной шины ШИВх в информационный регистр;

4) блок адресной выборки производит выборку и очистку ячейки,

заданной в регистре адреса (в памяти с разрушающим считыванием

для этого производится считывание без записи в информационный

регистр);

5) в выбранную ячейку записывается слово из информационного

регистра.

Блок управления БУП генерирует необходимые последователь-

ности управляющих сигналов, инициирующих работу отдельных узлов

памяти.

АССОЦИАТИВНАЯ ПАМЯТЬ

В памяти этого типа поиск нужной информации производится не

по адресу, а по ее содержанию (по ассоциативному признаку). При

этом поиск по ассоциативному признаку (или последовательно по

отдельным его разрядам) происходит параллельно во времени для

всех ячеек запоминающего массива. Во многих случаях ассоциативный

поиск позволяет существенно упростить и ускорить обработку дан-

ных. Это достигается за счет того, что в памяти этого типа опера-

ция считывания информации совмещена с выполнением ряда логических

операций.

Память этого типа применяется в специализированных вычисли-

тельных машинах - машинах баз данных.

- 6 -

СТЕКОВАЯ ПАМЯТЬ

Стековая память, как и ассоциативная, является безадресной.

В стековой памяти ячейки образуют одномерный массив, в котором

соседние ячейки связаны друг с другом разрядными цепями передачи

слов. Запись нового слова производится в верхнюю ячейку (ячей-

ку 0), при этом все ранее записанные слова сдвигаются вниз, в

соседние ячейки с большими на 1 номерами. Считывание возможно

только из верхней ячейки памяти. Если производится считывание с

удалением, все остальные слова в памяти сдвигаются в верх, в

ячейки с меньшими номерами. В этой памяти порядок считывания слов

соответствует правилу FIFO: последним поступил, первым обслужива-

ется. В ряде устройств рассматриваемого типа предусматривается

также операция простого считывания слова из нулевой ячейки без

его удаления и сдвига слов в памяти.

Иногда стековая память снабжается счетчиком стека, показыва-

ющим количество занесенных в память слов.

В вычислительных машинах часто стековую память организуют,

используя адресную память и специальный регистр - указатель сте-

ка.

ВТОРОЙ СЕМЕСТР

ЛЕКЦИЯ N 2-3

2СТРУКТУРЫ АДРЕСНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Тип используемых запоминающих элементов определенным образом

влияет на структуру памяти, в результате чего существует большое

разнообразие структур ЗУ.

Совокупность определенным образом соединенных запоминающих

элементов (ЗЭ) образует запоминающую матрицу (массив) ЗМ, где

каждый запоминающий элемент хранит бит информации.

Запоминающий элемент должен реализовывать следующие режимы

работы:

1) хранение состояния;

2) выдача сигнала состояния (считывание);

3) запись 0 или 1.

К запоминающим элементам должны поступать управляющие сигна-

лы для задания режима работы, а также информационный сигнал при

записи. При считывании запоминающий элемент должен выдавать

сигнал о своем состоянии.

Запоминающий массив имеет систему адресных и разрядных линий

(проводников). Адресные линии используются для выделения по

адресу совокупности запоминающих элементов, которым устанавлива-

ется режим считывания или записи. Выделение отдельных разрядов

осуществляется разрядными линиями, по которым передается записы-

ваемая или считываемая информация.

Запоминающие устройства строятся из специальных запоминающих

элементов, для которых характерно использование троичных сигналов

и совмещение линий входных и выходных сигналов.

Адресные и разрядные линии носят общее название линий выбор-

ки. В зависимости от числа таких линий, соединенных с одним запо-

минающим элементом различают двух-, трехкоординатные ЗУ и т.д.,

называемые соответственно 2D, 3D и т.д.

Запоминающие устройства типа 2D

Организация ЗУ типа 2D обеспечивает двухкоординатную выборку

каждого запоминающего элемента. Основу ЗУ составляет плоская мат-

рица из запоминающих элементов, сгруппированых в 2 5k 0 ячеек по n

разрядов. Обращение к ячейке задается k-разрядным адресом, выде-

ление разрядов производится разрядными линиями записи и считыва-

ния.

.

- 2 -

ШИВых

^

-----------------¦----------------¬

¦0 n-1¦

¦ УсСч ¦

L-T--------------T--------------T--

0 5¦ 0 . . . j 5¦ 0 . . . n-1 5¦

5-------+ 0 5-------+ 0 5-------+

5--+-¬ ¦ 0 5--+-¬ ¦ 0 5--+-¬ ¦

5¦ 0ЗЭ 5¦ 0< 5-¬ ¦ 0 ... 5¦ 0ЗЭ 5¦ 0< 5-¬ ¦ 0 ... 5¦ 0ЗЭ 5¦ 0< 5-¬ ¦

5L---- ¦ ¦ 0 5L---- ¦ ¦ 0 5L---- ¦ ¦

5-------¬ 00 5 0^ 5 ¦ ¦ 0 5 0^ 5 ¦ ¦ 0 5 0^ 5 0¦ 5 ¦

5¦0 +--------+----+-+-------+----+-+------- 0- ¦ ¦

5¦ ¦ . ¦ ¦ 0 5 . ¦ ¦ 0 5 . ¦ 0¦

5¦ ¦ 0. 5 . ¦ ¦ 0 5 . ¦ ¦ 0 5 . ¦ ¦

5¦ ¦ 0. 5 -----+-+ 0 5 -----+-+ 0 5 -----+-+

5¦ ¦ 0. 5 --+-¬ ¦ ¦ 0 5--+-¬ ¦ ¦ 0 5--+-¬ ¦ ¦

5¦ ¦ 0 5 ¦ 0ЗЭ 5 ¦ 0< 5-+ ¦ 0 ... 5¦ 0ЗЭ 5 ¦ 0< 5-+ ¦ 0 ... 5¦ 0ЗЭ 5 ¦ 0< 5-+ ¦

5¦ ¦ L---- ¦ ¦ 0 5L---- ¦ ¦ 0 5L---- ¦ ¦

Адрес 5¦ ¦ 0i 5 0^ 5 ¦ ¦ 0 5 0^ 5 ¦ ¦ 0 5 0^ 5 ¦ 0¦

======> 5¦ 0 АдрФ 5 +--------+----+-+-------+----+-+------- 0- ¦ ¦

5¦ ¦ . ¦ ¦ 0 5 . ¦ ¦ 0 5 . 0¦ 5 0¦

5¦ ¦ 0. 5 . ¦ ¦ 0 5 . ¦ ¦ 0 5 . 0¦ 5 ¦

5¦ 0 5¦ 0. 5 -----+-- 0 5 -----+-- 0 5 -----+--

5¦ 0 5¦ 0. 5 --+-¬ ¦ 0 5--+-¬ ¦ 0 5--+-¬ ¦

5¦ 0 5¦ 0 5 ¦ 0ЗЭ 5 ¦ 0< 5- 0+ ... 5¦ 0ЗЭ 5 ¦ 0< 5- 0+ ... 5¦ 0ЗЭ 5 ¦ 0< 5- 0+

5¦ 0 5¦ L---- 0 ¦ 5L---- 0 ¦ 5L---- 0 ¦

5¦ 0 5¦ 02 5k 0-1 ^ ¦ ^ ¦ ^ ¦

5¦ 0k-1 + 5--------+---- 0+------- 5--+---- 0+------- 5-- 0- ¦

L------- ¦ ¦ ¦

^ ^ 0¦ . . . j¦ . . . n-1¦

¦ ¦ --+--------------+--------------+-¬

¦ ¦ ¦ УсЗап ¦

¦ ¦ ¦0 n-1¦

Зап Чт L----------------------------------

^

¦

ИнфВх

Адрес ячейки i поступает на схему адресного формирователя

АдрФ, управляемого сигналами "Чтение" и "Запись". Основу адресно-

го формирователя составляет дешифратор с 2 5k 0 выходами, который при

поступлении на его входы адреса формирует сигнал для выборки

линии i. При этом под действием сигнала "Чтение" формируется

сигнал, настраивающий запоминающий элемент на выдачу сигнала

состояния, а под действием сигнала "Запись" - соответственно на

запись.

Выделение разряда j в i-ом слове производится второй коорди-

натной линией. При записи по линии j от усилителя записи поступа-

ет сигнал, устанавливающий выбранный для записи элемент в 0

или 1. При считывании на усилитель считывания по линии j поступа-

ет сигнал о состоянии элемента.

Используемые запоминающие элементы должны допускать объеди-

нение выходов для работы на общую линию с передачей сигналов

только от выбранного элемента.

.

- 3 -

Каждая адресная линия передает три значения сигнала:

1) выборка при записи,

2) выборка при считывании,

3) отсутствие выборки.

Каждая разрядная линия записи передает в запоминающий эле-

мент записываемый бит информации, а разрядная линия считывания -

считываемый бит информации. Линии записи и считывания могут быть

объединены в одну при использовании элементов, допускающих объ-

единение выхода со входом записи. Совмещение функций записи и

считывания на разрядной линии широко используется в современных

полупроводниковых ЗУ.

Запоминающие устройства типа 2D являются быстродействующими

и достаточно удобными для реализации. Однако они неэкономичны по

объему оборудования из-за наличия дешифратора с большим числом

выходов. Поэтому структура 2D применяется только в ЗУ небольшой

емкости.

СТРУКТУРЫ АДРЕСНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Запоминающие устройства типа 3D

Некоторые запоминающие элементы имеют не один, а два входа

выборк. Чтобы выполнялась операция выборки, требуется наличие

сигнала выборки на обеих входах. Использование таких элементов

позволяет строить ЗУ с трехкоординатным выделением ячеек.

Запоминающий массив ЗУ типа 3D представляет собой прост-

ранственную матрицу, составленную из n плоских матриц, представ-

ляющих собой запоминающий массив для отдельных разрядов ячеек

памяти. Запоминающие элементы для разряда сгруппированы в квад-

ратную матрицу.

.

- 4 -

ИнфВых

^

-----------¦----------¬

¦ УсСч ¦

L-T--------T--------T--

0¦ ... j¦ ... n-1¦

+-----¬ ------T-------T-----¬

¦ ¦ ¦-----+-------+¬ ¦

¦ 5--+-¬ 0 ¦¦ 5--+-¬ 0¦¦ 5--+-¬

¦--> 5¦ 0ЗЭ 5¦ 0< 5-¬ 0..¦+-> 5¦ 0ЗЭ 5¦ 0< 5-¬ 0..¦+-> 5¦ 0ЗЭ 5¦ 0< 5-¬

¦¦ 5L---- ¦ 0 ¦¦ 5L---- ¦ 0¦¦ 5L---- ¦

5--- 0-- 5---¬ 00 5 0¦¦ 5 0^ 5 ¦ 0 ¦¦ 5 0^ 5 ¦ 0¦¦ 5 0^ 5 0¦

5¦0 0 5 +--- 0++ 5----+----+- 0-++ 5----+----+ 0--++- 5--- 0- ¦

5¦ 0 5 ¦ 0. 5 0¦¦ 5 0: 5 0¦ 5 0 ¦¦ 5 0: 5 0¦ 5 0¦¦ 5 0: 5 0¦

5¦ 0 5 ¦ 0. ++----¬ ¦ ++----¬ ¦ ++----¬ ¦

5¦ 0 5 ¦ 0. 5 0¦¦ 5 --+-¬ 0¦ 5 0 ¦¦ 5--+-¬ 0¦ 5 0¦¦ 5--+-¬ 0¦

5¦ 0 5 ¦ 0 5 0¦+-> 5¦ 0ЗЭ 5 ¦ 0< 5-+ 0..¦+-> 5¦ 0ЗЭ 5 ¦ 0< 5-+ 0..¦+-> 5¦ 0ЗЭ 5 ¦ 0< 5-+

5¦ 0 5 ¦ 0¦¦ 5 L---- ¦ 0 ¦¦ 5L---- ¦ 0¦¦ 5L---- ¦

Адрес 5¦ 0 5 ¦ 0i' 5 0¦¦ 5 0^ 5 ¦ 0 ¦¦ 5 0^ 5 ¦ 0¦¦ 5 0^ 5 ¦

======> 5¦ 0 АдрФ1 5 +--- 0++ 5----+----+ 0- 5- 0++- 5---+----+- 0-++-- 5-- 0- ¦

5¦ 0 5 ¦ 0¦¦ 5 0: 5 ¦ 0 ¦¦ 5 0: 5 ¦ 0¦¦ 5 0: 5 0¦

5¦ 0 5¦ 0. ++----¬ ¦ ++----¬ ¦ L+----¬ ¦

5¦ 0 5¦ 0. 5 0¦¦ 5 --+-¬ ¦ 0 ¦¦ 5--+-¬ 0¦ ¦ 5--+-¬ ¦

5¦ 0 5¦ 0. 5 0¦+-> 5¦ 0ЗЭ 5 ¦ 0< 5- 0+..¦+-> 5¦ 0ЗЭ 5 ¦ 0< 5- 0+...+-> 5¦ 0ЗЭ 5 ¦ 0< 5- 0+

5¦ 0k-1 5¦ 0¦¦ 5 L---- 0 ¦ ¦¦ 5L---- 0 ¦ ¦ 5L---- 0 ¦

5¦ 0--- - 1 5¦ 0 ¦¦ ^ ¦ ¦¦ ^ ¦ ¦ ^ ¦

5¦ 0 2 + 5--- 0++ 5----+---- 0+--++-- 5--+---- 0+---+-- 5-- 0- ¦

L-------- ¦L---------+--+- ¦ ¦ ¦

^ ^ L----------+--- ¦ L---------+-----¬

¦ ¦ 0¦ . . . i"¦ . . . ¦ ¦

¦ ¦ --+-------------+-------------+-¬ ¦

+-----+------------>¦k-1 АдрФ2 ¦ ¦

¦ ¦ ¦--- k-1¦ ¦

¦ +------------>¦ 2 ¦ ¦

¦ ¦ L-------------------------------- ¦

^ ---------

Зап Чт ¦ ¦

Адрес 0¦... j¦ n-1¦

--+-----+-----+-¬

¦ УсЗап ¦

L----------------

^

¦

ИнфВх

Для адресной выборки запоминающего элемента выдается две его

координаты в массиве. Код ячейки памяти разделяется на старшую и

младшую части, каждая из которых поступает на свой адресный фор-

мирователь. Адресные формирователи выдают код в соответствующие

адресные линии. В результате в массиве оказывается выбранным эле-

мент, находящийся на пересечении двух адресных линий. Адресные

формирователи управляются сигналами "Чтение" и "Запись" и в

зависимости от них выдают сигналы выборки для считывания или для

записи. При считывании сигнал о состоянии выбранного элемента

поступает по линии считывания в усилитель. При записи в запомина-

ющий элемент будет занесена информация, поступившая с соот-

ветствующего усилителя записи.

- 5 -

Для полупроводниковых ЗУ характерно объединение в одну линию

разрядных линий записи и считывания.

Запоминающие устройства типа 3D более экономичны, чем ЗУ 2D.

Однако элементы с тремя входами, используемыми при записи не

всегда удается реализовать.

Запоминающие устройства типа 2,5D

В ЗУ этого типа при считывании состояния приложение элемента

в запоминающем массиве определяется тремя координатами (две коор-

динаты для выборки и одна для выходного сигнала), а при записи в

запоминающий элемент - двумя координатами. Считывание при этом

осуществляется так же, как в ЗУ типа 3D, а запись сходна с за-

писью в ЗУ типа 2D.

Структура одноразрядного ЗУ типа 2,5D:

ИнфВых

^

-----+----¬

¦ УсСч ¦

L----T-----

¦

+---¬ ----T--------T---¬

¦ 5--+-¬ 0 ¦ 5--+-¬ 0¦ 5--+-¬

¦ 5¦ 0ЗЭ 5¦ 0< 5-¬ 0...¦ 5¦ 0ЗЭ 5¦ 0< 5-¬ 0...¦ 5¦ 0ЗЭ 5¦ 0< 5-¬

¦ 5L---- ¦ 0 ¦ 5L---- ¦ 0¦ 5L---- ¦

5-- 0- 5--¬ 00 5 0¦ 5 0^ 5 ¦ 0 ¦ 5 0^ 5 ¦ 0¦ 5 0^ 5 0¦

5¦0 +---- 0+---+----+---+--- 5+----+ 0---+ 5--- 0- ¦

5¦ ¦ 0. 5 0¦ 5 0: 5 0¦ 5 0 ¦ 5 0: 5 0¦ 5 0¦ 5 0: 5 0¦

5¦ ¦ 0. +---¬ ¦ +---¬ ¦ +---¬ ¦

5¦ ¦ 0. 5 0¦ 5 --+-¬ 0¦ 5 0 ¦ 5--+-¬ 0¦ 5 0¦ 5--+-¬ 0¦

5¦ ¦ 0 5 0¦ 5¦ 0ЗЭ 5 ¦ 0< 5-+ 0...¦ 5¦ 0ЗЭ 5 ¦ 0< 5-+ 0...¦ 5¦ 0ЗЭ 5 ¦ 0< 5-+

5¦ ¦ 0¦ 5 L---- ¦ 0 ¦ 5L---- ¦ 0¦ 5L---- ¦

Адрес 5¦ ¦ 0i' 5 0¦ 5 0^ 5 ¦ 0 ¦ 5 0^ 5 ¦ 0¦ 5 0^ 5 ¦

======> 5¦ 0АдрФ 5+---- 0+---+----+---+- 5--+--- 0-+---+- 5-- 0- ¦

5¦ ¦ 0¦ 5 0: 5 ¦ 0 ¦ 5 0: 5 ¦ 0¦ 5 0: 5 0¦

5¦ 0 5¦ 0. +---¬ ¦ +---¬ ¦ L---¬ ¦

5¦ 0 5¦ 0. 5 0¦ 5 --+-¬ ¦ 0 ¦ 5--+-¬ 0¦ 5--+-¬ ¦

5¦ 0 5¦ 0. 5 0¦ 5¦ 0ЗЭ 5 ¦ 0< 5- 0+...¦ 5¦ 0ЗЭ 5 ¦ 0< 5- 0+... 5¦ 0ЗЭ 5 ¦ 0< 5- 0+

5¦ 0 5¦ 0¦ 5 L---- 0 ¦ ¦ 5L---- 0 ¦ 5L---- 0 ¦

5¦ 0 5¦ 02 5r 0 ¦ ^ ¦ ¦ ^ ¦ ^ ¦

5¦ 0r-1 + 5---- 0+ 5---+---- 0+---+- 5--+---- 0+----- 5-- 0- ¦

L----- ¦ ¦ ¦ ¦ ¦

^ ^ L--------+---- ¦ ¦

¦ ¦ 0¦ . . . i"¦ . . . ¦

¦ ¦ --+------------+------------+-¬ 4 0 ВхИнф

+--+----------->¦ РАдрФ 4j 0 ¦<---------

¦ +----------->¦ r k-1¦ (0/1)

¦ ¦ L------------------------------

^

Зап Чт ¦

Адрес

Запоминающий массив ЗУ типа 2,5D можно рассматривать как

группу запоминающих массивов - по одному для каждого разряда

памяти. Код адреса ячейки, как и в ЗУ типа 3D, разделяется на две

части (i' и i"), каждая из которых отдельно дешифрируется.

- 6 -

Адресный формирователь АдрФ выдает сигнал выборки на линию i'.

Разрядно-адресный формирователь j-го разряда РАдрФj выдает сигнал

на линию i". При считывании оба сигнала, являющиеся сигналами вы-

борки для считывания, опрашивают запоминающий элемент, выходной

сигнал которого поступает на усилитель считывания разряда j.

При записи адресный формирователь АдрФ выдает сигнал выборки

для записи, а разрядно-адресный формирователь j-го разряда РАдрФj

выдает по линии i" сигнал записи 0 или 1 в зависимости от назна-

чения входного информационного сигнала j-го разряда ВхИнФj.

На остальных линиях разрядно-адресного формирователя устанавлива-

ется сигнал "Хранение", и поэтому изменяется состояние только

элемента, лежащего на пересечении линий i' и i".

Из запоминающих массивов отдельных разрядов формируется за-

поминающий массив всего ЗУ.

Структура n-разрядного ЗУ типа 2,5D:

n -------¬ n ИнфВых

-===========T===========T=/=>¦ УсСч ¦=/=======>

0¦ j¦ n-1¦ L-------

-----¬ ----+---¬ ----+---¬ ----+---¬

¦0 +->¦ ¦ ¦ ¦ ¦ ¦

Адрес ¦ ¦: ¦ ¦ ¦ ¦ ¦ ¦

=====>¦АдрФ+->¦ ЗМ 40 0 ¦...¦ ЗМ 40 0 ¦...¦ ЗМ 40 0 ¦

¦ ¦: ¦ ¦ ¦ ¦ ¦ ¦

¦r-1 +->¦ ¦ ¦ ¦ ¦ ¦

L----- L-------- L-------- L--------

^..^..^ ^..^..^ ^..^..^

-+--+--+¬ -+--+--+¬ -+--+-- 4+- 0¬

¦ РАдрФ 40 0¦<¬ ¦ РАдрФ 4j 0¦<¬ ¦РАдрФ 4n-1 0¦<¬

L-------- ¦ L-------- ¦ L------- 4-- 0 ¦

^ 0¦ ^ j¦ ^ n-1¦ 4 0 n ИнфВх

Адрес (r 7_ 0k-1) ¦ L=====+=====¦=====+======¦ 4=== 0==/=========

==================¦===========¦===========-

Недостатком ЗУ типа 2,5D является то, что сигналы на линиях

разрядно-адресного формирователя должны иметь 4 значения: чтения,

запись 0, запись 1 и хранение. Для запоминающих элементов с раз-

рушающим считыванием сигналы "Чтение" и "Запись 0" совпадают, и

потребуется лишь три значения сигнала. В связи с этим ЗУ типа

2,5D используются лишь для запоминающих элементов с разрушающим

считыванием.

Запоминающие устройства типа 2D-M

Для построения современных полупроводниковых ЗУ из элементов

с неразрушающим считыванием используется структура 2D-M с двухко-

ординатным выделением элементов и мультиплексированием выходных

сигналов при считывании.

Запоминающие элементы таких ЗУ имеют два входа и один выход.

При наличии сигнала "Хранение" хотя бы на одном из входов элемент

при записи находится в режиме хранения. Сигнал "Чтение" опрашива-

ет состояние элемента. Сигналы "Запись" и "Запись 0" устанавлива-

ют элемент в состояние 0, а "Запись" и "Запись 1"- в состояние 1.

Выход запоминающего элемента объединяется со входом записи.

Код адреса i-й ячейки разделяется на две части (i' и i"), одна из

которых поступает на адресный формирователь АдрФ, а другая - на

разрядно-адресный коммутатор РАдрК. Пока на адресный формирова-

тель и коммутатор не приходит сигнал обращения к памяти, на их

- 7 -

выходных линиях устанавливаются сигналы "Хранение". При наличии

сигнала обращения выполняется считывание или запись в зависимости

от значения сигнала "Чтение/Запись".

При считывании адресный формирователь по линии i' выдает

сигнал выборки для считывания, по которому со всех запоминающих

элементов линии i' сигналы их состояний поступают на коммутатор.

Коммутатор РАдрК мультиплексирует эти сигналы и передает на выход

ИнфВых сигнал с линии i".

При записи адресный формирователь выдает по линии i' сигнал

выборки для записи. Коммутатор в зависимости от значения ИнфВх

выдает сигнал записи 0 или 1 в линию i" и сигналы хранения в

остальные линии. В результате запись производится только в эле-

мент, лежащий на пересечении линий i' и i".

Структура 2D-M наиболее удобна для построения полупроводни-

ковых ЗУ и широко применяется в настоящее время для построения

ОЗУ и ПЗУ большой емкости.

Статические и динамические ОЗУ

Микросхемы ОЗУ по типу элементов памяти разделяют на стати-

ческие и динамические. В микросхемах статических ОЗУ в качестве

элементов памяти применены статические триггеры на биполярных или

МДП-транзисторах. Как известно, статический триггер способен при

наличии напряжения питания сохранять свое состояние неограничен-

ное время. Число состояний, в которых может находиться триггер,

равно двум, что и позволяет использовать его для хранения двоич-

ной единицы информации.

В микросхемах динамических ОЗУ элементы памяти выполнены на

основе электрических конденсаторов, сформированных внутри полуп-

роводникового кристалла. Для обеспечения сохранности информации

необходимо периодическое восстановление (регенерация) заряда кон-

денсатора, поскольку из-за токов утечки запоминающий конденсатор

может разряжаться. Это осуществляется с помощью периодических

циклов регенерации, во время которых информация из элементов па-

мяти считывается и вновь записывается обратно. Периодичность

восстановления информации в элементах памяти называется периодом

регенерации. Период регенерации Трег резко уменьшается с увеличе-

нием температуры окружающей среды, однако для большинства серийно

выпускаемых микросхем при наихудших условиях окружающей среды

максимальное значение периода регенерации не менее 2 мс. Длитель-

ность циклов регенерации обычно равна длительности циклов считы-

вания или записи информации, но для полной регенерации информации

в микросхеме необходимо несколько сотен таких циклов.

Микросхемы динамических ОЗУ отличаются от микросхем стати-

ческих ОЗУ большей информационной емкостью, что обусловлено

меньшим числом компонентов в одном элементе памяти, и, следова-

тельно, более плотным их размещением в полупроводниковом крис-

талле. Однако динамические ОЗУ сложнее в применении, поскольку

нуждаются в организации принудительной регенерации, в дополни-

тельном оборудовании и более сложных устройствах управления.

Серийные микросхемы динамических ОЗУ в настоящее время имеют

емкость 1, 4 или 16 Мбит и применяются для создания основного ОЗУ

ЭВМ. В ближайшее десятилетие планируется освоение серийного

производства микросхем емкостью 256 Мбит.

Емкость микросхем статических ОЗУ не превышает 256 Кбит. Они

применяются для создания сверхоперативной памяти ЭВМ, а также в

устройствах автоматики, микроконтроллерах и т.п.

С точки зрения разработчика электронной аппаратуры тип ОЗУ

- 8 -

гораздо важнее его внутренней организации, так как использование

динамических ОЗУ значительно усложняет как схему разрабатываемого

устройства, так и моделирование его работы в процессе разработки.

Регенерация требует как правило прерывания работы процессора и

поглощает заметную часть процессорного времени (5 - 10%), что

крайне не желательно в системах реального времени.

ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Постоянные запоминающие устройства в рабочем режиме ЭВМ

допускают только считывание хранимой информации. В зависимости от

типа ПЗУ занесение в него информации производится или в процессе

изготовления, или в зксплуатационных условиях путем программиро-

вания с помощью специального оборудования.

Постоянные запоминающие устройства обычно строятся как ад-

ресные ЗУ. Функционирование ПЗУ можно рассматривать, как выполне-

ние однозначного преобразования k-разрядного кода адреса ячейки

запоминающего массива в n-разрядный код хранящегося в ней слова.

По сравнению с ОЗУ, ПЗУ строятся из более простых элементов

и по более простым схемам, поэтому их быстродействие и надежность

выше, а стоимость ниже, чем у ОЗУ.

ПЗУ широко используются для хранения рабочих программ специ-

ализированных ЭВМ и программ запуска и тестирования универсальных

ЭВМ.

В ПЗУ со структурой типа 2D запоминающий массив образуется

системой взаимно перпендикулярных линий, в пересечениях которых

устанавливаются элементы, которые либо связывают (состояние 1),

либо не связывают (состояние 0) между собой горизонтальную и вер-

тикальную линии.

Дешифратор Дш по коду адреса в РгА выбирает одну из горизон-

тальных линий, в которую подается сигнал выборки. Выходной сигнал

появляется в тех вертикальных разрядных линиях, которые имеют

связь с возбужденной разрядной линией.

В зависимости от типа запоминающих элементов различают ре-

зисторные, емкостные, индуктивные, полупроводниковые и другие

ПЗУ.

Полупроводниковые интегральные ПЗУ, в отличие от ОЗУ явля-

ются энергонезависимыми, т.е. информация в них не исчезает при

выключении питания.

По способу занесения информации различают следующие типы ин-

тегральных полупроводниковых ПЗУ:

1) с программированием в процессе изготовления путем нанесения

с помощью фотошаблонов перемычек в необходимых местах;

2) с программированием путем выжигания перемычек или разрушения

p-n-переходов;

3) с электрическим программированием и ультрафиолетовым стира-

нием;

4) с электрическим программированием и электрическим стиранием

информации (так называемая флеш-память).

Микросхемы, программируемые в процессе изготовления или

путем выжигания перемычек, обычно строятся на базе ТТЛ логики и

имеют небольшую емкость (не выше 64 Кбит), но малое время досту-

па, и применяются в простых устройствах автоматики, а также для

хранения матриц шрифтов в контроллерах дисплеев и принтеров. Пов-

торное использование микросхем этих типов невозможно, так как в

них нельзя стереть и перезаписать информацию.

Микросхемы ПЗУ с ультрафиолетовым стиранием информации имеют

- 9 -

емкость до 1 Мбит и применяются при создании контроллеров различ-

ных устройств ЭВМ для хранения программ, а также для хранения

программ тестирования ЭВМ и начальной загрузки операционной

системы.

Новая технология памяти - с электрическим программированием

и электрическим стиранием, именуемая ETOX III или флеш-технологи-

ей, была анонсирована фирмой Intel в 1989 году. Изготовляемые по

этой технологии микросхемы имеют емкость 8 Мбит с организацией

1 Мбит x 8 и время цикла чтения 85 нс. Длительность цикла записи

байта составляет 9 мкс, длительность цикла стирания - 10 мс, дли-

тельность автоматического стирания блока в 64 Кбайт составляет

1,5 с. Микросхемы этого типа применяются для создания электронных

дисков переносных и карманных персональных компьютеров.

ВТОРОЙ СЕМЕСТР

ЛЕКЦИЯ N 4

2ПРИНЦИПЫ ОРГАНИЗАЦИИ СИСТЕМ ВВОДА-ВЫВОДА ЭВМ

Передача информации с периферийного устройства в ядро ЭВМ

называется операцией ввода, а передача из ядра ЭВМ в периферийное

устройство - операцией вывода.

Связь устройств ЭВМ друг с другом осуществляется с помощью

средств сопряжения - интерфейсов.

Интерфейс представляет собой совокупность линий и шин,

сигналов, электронных схем и алгоритмов, предназначенную для

осуществления обмена информацией между устройствами. От характе-

ристик интерфейсов во многом зависят производительность и надеж-

ность вычислительной машины.

При разработке систем ввода-вывода должны быть решены следу-

ющие проблемы:

1) Должна быть обеспечена возможность реализации машин с

переменным составом оборудования.

2) Для эффективного использования оборудования ЭВМ должны

реализовываться параллельная во времени работа процессора над

программой и выполнение периферийными устройствами процедур

ввода-вывода.

3) Необходимо стандартизировать программирование операций вво-

да-вывода для обеспечения их независимости от особенностей пери-

ферийного устройства.

4) Необходимо обеспечить автоматическое распознавание и реакцию

ядра ЭВМ на многообразие ситуаций, возникающих в ПУ (готовность

устройства, различные неисправности и т.п.).

При конструировании ЭВМ широко применяются различные сред-

ства унификации.

Средства вычислительной техники проектируются на основе

модульного принципа, который заключается в том, что отдельные

устройства выполняются в виде конструктивно законченных модулей,

из которых можно собирать ЭВМ в различных конфигурациях.

При обмене межд ПУ и ЭВМ используются унифицированные

форматы данных. Преобразование унифицированных форматов данных в

индивидуальные, приспособленные для отдельных ПУ, производится в

самих ПУ.

Унификации также подвергают все компоненты интерфейса, а

также формат и набор команд процессора для операций ввода-вывода.

Унификация распространяется на семейство моделей ЭВМ.

Для обеспечения параллельной работы процессора и периферий-

ных устройств схемы управления вводом-выводом отделяют от процес-

сора.

Выполнение общих функций возлагают на общие для групп пери-

ферийного оборудования унифицированные устройства - контроллеры

прямого доступа к памяти, процессоры ввода-вывода.

- 2 -

ПРЯМОЙ ДОСТУП К ПАМЯТИ

В системах ввода-вывода ЭВМ используются два основных спосо-

ба организации передачи данных между памятью и периферийными

устройствами: программно-управляемая передача и прямой доступ к

памяти.

Программно-управляемая передача данных осуществляется при

непосредственном участии и под управлением процессора, который

при этом выполняет специальную подпрограмму процедуры ввода-выво-

да. Данные между памятью и периферийным устройством пересылаются

через процессор. Операция ввода - вывода инициируется текущей

командой программы или запросом прерывания от периферийного

устройства. При этом процессор на все время выполнения операции

ввода-вывода отвлекается от выполнения основной программы.

Кроме того при пересылке блока данных процессору приходится

для каждой единицы передаваемых данных выполнять несколько

команд, чтобы обеспечить буферизацию, преобразование форматов

данных, подсчет количества переданных данных, формирование адре-

сов в памяти и т.п. Это сильно снижает скорость передачи данных

(не выше 100 Кб/сек), что недопустимо при работе с высокоскорост-

ными ПУ.

Между тем потенциально возможная скорость обмена данными при

вводе-выводе определяется пропускной способностью памяти. Для

быстрого ввода-вывода блоков данных используется прямой доступ к

памяти.

Прямым доступом к памяти называется способ обмена данными,

обеспечивающий независимую от процессора передачу данных между

памятью и периферийным устройством.

Прямым доступом к памяти управляет контроллер ПДП, который

выполняет следующие функции:

1) управление инициируемой процессором или ПУ передачей данных

между ОП и ПУ;

2) задание размера блока данных, который подлежит передаче, и

области памяти, используемой при передаче;

3) формирование адресов ячеек ОП, участвующих в передаче;

4) подсчет числа переданных единиц данных (байт или слов) и

определение момента завершения операции ввода-вывода.

Указанные функции реализуются контроллером ПДП с помощью

одного или нескольких буферных регистров, регистра - счетчика

текущего адреса данных и регистра-счетчика подлежащих передаче

данных.

При инициировании операции ввода-вывода в счетчик подлежащих

передаче данных заносится размер передаваемого блока (число байт

или слов), а в счетчик текущего адреса - начальный адрес области

памяти, используемой при передаче. При передаче каждого байта

содержимое счетчика адреса увеличивается на 1, при этом формиру-

ется адрес очередной ячейки памяти, участвующей в передаче.

Одновременно уменьшается на 1 содержимое счетчика подлежащих

- 3 -

передаче данных; обнуление этого счетчика указывает на завершение

передачи.

Контроллер ПДП обычно имеет более высокий приоритет в

занятии цикла обращения к памяти по сравнению с процессором.

Управление памятью переходит к контроллеру ПДП, как только завер-

шается цикл обращения к памяти для текущей команды процессора.

Прямой доступ к памяти обеспечивает высокую скорость обмена

данными за счет того, что управление обменом производится не

программными, а аппаратными средствами.

ОСНОВНЫЕ ПРИНЦИПЫ ПОСТРОЕНИЯ СИСТЕМ ВВОДА-ВЫВОДА

Можно выделить два характерных принципа построения систем

ввода-вывода: ЭВМ с одним общим интерфейсом и ЭВМ с множеством

интерфейсов и процессорами (каналами) ввода-вывода.

Структура с одним общим интерфейсом

Структура с одним общим интерфейсом предполагает наличие

общей шины, к которой подсоединяются все модули, в совокупности

образующие ЭВМ: процессор, оперативная и постоянная память и

периферийные устройства. В каждый данный момент через общую шину

может происходить обмен данными только между одной парой присое-

диненных к ней модулей. Таким образом, модули ЭВМ разделяют во

времени один общий интерфейс, причем процессор выступает как один

из модулей системы.

.

- 4 -

Общая шина

<===============================================================>

A A A A A A

¦ ¦ ¦ ¦ ¦ ¦

V V V V V V

-------¬ -----¬ ---¬ -------¬ ------------¬ ------------¬

¦ Про- ¦ ¦ ¦ ¦БУ¦...¦ БУ ¦ ¦Контролллер¦...¦Контролллер¦

¦цессор¦ ¦ ОП ¦ L--- L------- ¦ ПДП ¦ ¦ ПДП ¦

¦ ¦ ¦ ¦ A A A L------------ L------------

L------- L----- ¦ ¦ ¦ A A A

V V V ¦ ¦ ¦

---¬ ---¬ ---¬ V V V

¦ПУ¦ ¦ПУ¦ ¦ПУ¦ ---¬ ---¬ ---¬

L--- L--- L--- ¦ПУ¦ ¦ПУ¦...¦ПУ¦

L--- L--- L---

Периферийные устройства подсоединяются к общей шине с помо-

щью блоков управления периферийными устройствами (контроллеров),

осуществляющих согласование форматов данных периферийных уст-

ройств с форматом, принятым для передачи по общей шине.

Если в периферийном устройстве операции ввода - вывода

производятся для отдельных байт или слов, то используется

программно-управляемая передача данных через процессор и под его

управлением. Конструкция контроллера при этом сильно упрощается.

Для перифериийных устройств с поблочной передачей данных

(ЗУ на дисках, лентах и др.) применяется прямой доступ к памяти и

контроллеры ПДП.

При общем интерфейсе аппаратура управления вводом-выводом

рассредоточена по отдельным модулям ЭВМ. Процессор при этом не

полностью освобождается от управления операциями ввода-вывода.

Более того, на все время операции передачи данных интерфейс ока-

зывается занятым, а связь процессора с памятью блокированной.

Интерфейс с общей шиной применяется только в малых и

микро-ЭВМ, которые имеют короткое машинное слово, небольшой объем

периферийного оборудования и от которых не требуется высокой про-

изводительности.

Структура с каналами ввода-вывода

Структура системы с процессорами (каналами) ввода-вывода

применяется в высокопроизводительных ЭВМ. В таких ЭВМ система

ввода-вывода строится путем централизации аппаратуры управления

вводом-выводом на основе применения программно-управляемых про-

цессоров (каналов) ввода-вывода. Обмен информацией между памятью

и периферийным устройством осуществляется через канал ввода-выво-

да.

.

- 5 -

----------------¬

¦Основная память¦

L----------------

A

¦

V Интерфейс основной памяти

<================================================>

A A A

¦ ¦ ¦

V ¦ ¦

----------¬ ¦ ¦

¦Процессор¦ ¦ ¦

L---------- ¦ ¦

A ¦ ¦

¦ ¦ ¦

V Интерфейс процессор-каналы ¦ ¦

<==================================> ¦ ¦

A A ¦ ¦

¦ ----------+------ ¦

V V V V

--------------¬ --------------¬

¦ Канал ¦ . . . ¦ Канал ¦

¦ввода-вывода ¦ ¦ввода-вывода ¦

L-------------- L--------------

A A

¦ ¦

Интерфейс ввода-вывода V V

<==========================>

A A A

¦ ¦ ¦

V V V

---¬ ---¬ ---¬

¦БУ¦ ¦БУ¦ ¦БУ¦

L--- L--- L---

A A A

¦ ¦ ¦

V V V

---¬ ---¬ ---¬

¦ПУ¦ ¦ПУ¦ ¦ПУ¦

L--- L--- L---

Каналы ввода - вывода полностью освобождают процессор от

управления операциями ввода-вывода.

В вычислительной машине с каналами ввода-вывода форматы

передаваемых данных неоднородны, поэтому неоходимо использовать

в ЭВМ несколько специализированных интерфейсов.

Можно выделить 4 типа интерфейсов: интерфейс основной памя-

ти, интерфейс процессор-каналы, интерфейсы ввода-вывода, интер-

- 6 -

фейсы периферийных устройств (малые интерфейсы).

Через интерфейс основной памяти производится обмен информа-

цией между памятью, с одной стороны, и процессором и каналами - с

другой.

Интерфейс процессор-каналы предназначается для передачи ин-

формации между процессорами и каналами ввода-вывода.

Через интерфейс ввода-вывода происходит обмен информацией

между каналами и блоками управления периферийных устройств.

Интерфейс периферийного устройства служат для обмена данными

между периферийным устройством и его блоком управления. Унифика-

ции малые интерфейсы не поддаются, так как ПУ весьма разнообразны

по принципу действия, используемым форматам данных и сигналам.

ОСНОВНЫЕ ПАРАМЕТРЫ ИНТЕРФЕЙСОВ

Интерфейсы характеризуются следующими параметрами:

1) Пропускная способность интерфейса - это количество информа-

ции, которое может быть передано через интерфейс в единицу време-

ни (имеет диапазон от десятков байт до сотен мегабайт).

2) Максимальная частота передачи информационных сигналов через

интерфейс (от десятков герц до сотен мегагерц).

3) Максимально допустимое расстояние между соединяемыми уст-

ройствами (имеет диапазон от десятков сантиметров до нескольких

километров при использовании оптоволоконных линий).

4) Динамические параметры интерфейса: время передачи отдельного

слова и блока данных с учетом продолжительности процедур подго-

товки и завершения передачи. Эти параметры особенно важны для

систем реального времени.

5) Общее число линий (проводов) в интерфейсе.

6) Информационная ширина интерфейса - число бит данных, переда-

ваемых параллельно через интерфейс. Различные интерфейсы имеют

ширину 1, 8, 16, 32, 64, 128 или 256 бит.

7) Связность интерфейса: интерфейс может быть односвязным,

когда существует лишь единственный путь передачи информации между

парой устройств машины, и многосвязным, позволяющим устройствам

обмениваться информацией по нескольким независимым путям. Много-

связность интерфейсов требует дополнительной аппаратуры, но повы-

Страница 1 из 7

предыдущая 1  2  3  4  5  6  7  следующая

Поиск репетиторов

Выберите предмет